如果我們已經遵循設計規則檢查（DRC），為什么還需要面向制造的設計（DFM）？
客戶越來越多地問我們，如果DRC已經嵌入到他們的設計工具中，他們為什么要運行DFM分析。在尋求幫助設計人員創建更好的設計的過程中，我們意識到這一基本原理并不總是很好理解，因此我們開始一勞永逸地澄清DRC和 DFM之間的區別，以及為什么在PCB設計范式中真正需要兩者。
在工程設計中，設計規則檢查（DRC）可確保PCB布局準確反映電路板原理圖中定義的連接性和尺寸公差。這些規則主要定義了整個PCB或PCB上各個層，網絡或區域的各種PCB對象之間允許的最小間距。對于設計人員來說，間距 可能會影響電路性能。對于制造商來說，間距會影響制造 或組裝PCB的能力。
可制造性設計（DFM）是安排PCB布局拓撲的過程，其方式可以減輕電路板制造和組裝過程中可能遇到的問題。用隨意的話來說，僅僅因為你可以創建一個特定的設計并不意味著你應該這樣做，或者說它是實用的，具有成 本效益的，或者生產起來是可靠的。DFM解決了“應該” 方面，而DRC解決了“可以”。專門解決制造問題稱為制造設計（DFF），在設計過程中關注裝配問題稱為裝配設計 （DFA）。它們共同構成了DFM分析過程。
設計人員通常依靠制造商對其設計進行DFM檢查，相信制造商可以自己解決大多數問題，并僅報告那些絕對需 要設計修訂的問題。這種標準過程可能會導致重大延遲，并將質量，產量和價格完全留給制造商確定。在交接之前 在內部執行DFM可以節省時間，并且您可以保留影響價格 和質量的關鍵設計參數的所有權。那么，為什么內部DFM分析并不總是設計到制造工作流程中必需和標準的一部分呢？關于DFM有幾個常見的誤解，可能會阻止設計人員將 其采用到他們的工作流程中。
設計人員在DFM方面犯的第一個常見錯誤是將其視為在設計過程之外發生的測試清單。相反，DFM應盡早進行，并在布局期間盡可能頻繁地執行。在設計階段早期集成DFM使設計人員能夠在設計錯誤陷入PCB布局并難以解決之前避免設計錯誤。隨著PCB變得越來越復雜，DFM應 該被用作設計指南，而不是在主要工作完成后要進行的修復清單。除了遵守DRC之外，運行DFM檢查還可以使設計人員能夠及早了解產品生命周期后期可能遇到的問題，并 使他們能夠通過智能設計繞過這些問題。
另一個常見的誤解是，將DFM添加到布局階段是對DRC的耗時且昂貴的補充。將設計移交給制造并等待DFM 結果決定和澄清更改，重新設計并再次移交直到滿足制造標準的傳統工作流程只會使這一神話永久化。在交接之前 在內部執行DFM可以消除迭代之間的額外等待時間，從而節省大量時間，并且設計可以到達制造商的收件箱，準備進行最終批準和生產。
內部DFM的軟件成本被消除respins所節省的時間和 資源所抵消，并且現在可以使用新的在線DFM產品，例如 Siemens PCBflow，這進一步降低了成本，并提供了按使用付費的模式，這些模型通常對小型企業更具成本效益。
另一個失誤是將設計錯誤的識別和解決留給制造商，這通常是由于人們認為很難識別關鍵問題。在過去，DFM的價值可能已經丟失了，因為提供了太多的信息，而未能提供一種過濾和輕松標記最重要的缺陷的方法。傳統上，設 計師很難猜測制造商將指定什么作為他們的頂級DFM關注點，因為制造工程需要化學和機械工藝的技能和知識，超出了大多數設計師的角色范圍。
然而，業界已經推動DFM適應新的復雜程度，當今獨具慧眼的設計人員可以找到一種DFM解決方案，該解決方案可提供更清晰，更集中的發現，并提供可操作的信息來解決違規行為。增強的協作使制造商能夠清楚地傳達其特 定的限制和要求，設計人員現在可以采用量身定制的DFM 來預測和解決其首選制造商的可制造性問題。
工業4.0正在加快從設計到市場的生命周期，設計人員受到嚴格的產品發布時間表的壓力。在當今的市場中，如果將分析推遲到移交前的最后階段，則在完全分析和優化之前將設計發送給制造可能是很誘人的。在討論DRC和DFM之間的區別時，請記住，DFM（與DRC相比）發現的故障可能并不總是出現在單個或低容量原型中。然而，隨著體積的增加，對于尚未經過DFM分析的設計來說，可預防的質量和良率問題將變得明顯。值得慶幸的是，工業 4.0還為通信和效率提供了新的工具，并開放了虛擬協作空間。更快，更易于訪問的DFM是這場革命的一部分。
集成內部DFM分析已經是企業公司的常見做法。使用 功能強大的本地解決方案為企業公司提供了減少項目持續 時間、降低風險、提高收益以及通常更快、更自信地進入市場的奢侈和便利。大公司通常有技術人員隨時指導設計 師完成DFM流程，并提供有關制造技術的持續建議。較小 的企業往往會回避他們認為價格遙不可及的高端產品。他 們不必要地阻止執行DFM，并通過他們的設計工具使用任何DRC。
為了滿足這些中小型企業的需求，西門子推出了 PCBflow。這種新解決方案提供了一種基于在線訂閱的DFM 解決方案，該解決方案由Valor NPI引擎提供支持，并由實 際制造商定義的DFM規則提供動力。通過免費注冊和會員 資格，PCBflow提供了獨特的協作機會。使用此選項，設計人員可以根據需要實現DFM，并利用社區的力量與制造商建立聯系，從本質上將市場帶入設計以及將設計推向市場。
案例研究
西門子慕尼黑研發機構的研究人員通過PCBflow工具運行了不同的PCB設計。以下是他們首次將PCBflow用于控制 PCB的示例描述，控制PCB是具有許多傳感器和機械組件 的系統中的中央控制單元。由于系統內空間有限，電路板 輪廓為圓形，直徑為70.5mm。在這個小磁盤上，必須在兩側放置550個具有2，838個引腳的組件。為了布線這么多 組件，其中包括細間距有源器件（球柵陣列低至0.5mm間 距）和小型無源器件（低至0201封裝尺寸），必須采用高密度板（HDI）結構。電路板設計是使用Xpedition布局系統完成的。
圖1顯示了元件的位置和電路板結構。該板由一個八層 內核組成，每側有一個順序堆積層。頂層和底層與核心之 間的連接是盲孔。埋設的過孔連接核心內的不同內層。 在將數據發送給PCB供應商之前，他們根據DFM配置文件驗證了PCB設計。他們將保存為ODB++壓縮文件的設 計上傳到PCBflow服務，并選擇了首選PCB制造商的DFM配置文件。制造商儀表板顯示公司和位置以及DFM配置文件 的名稱和狀態。狀態為“公共”的配置文件可供所有用戶 使用。狀態為“受限”的配置文件屬于我們在PCBflow網絡 中連接到的公司。
下一步是單擊“運行DFM”按鈕以啟動分析過程。一 旦DFM分析進度條達到100%，DFM報告就會自動呈現。對這款復雜的HDI板進行完整分析僅用了90秒。
圖2中所示的DFM報告是交互式的，允許篩選和滾動選項。DFM報告由兩個窗格組成。信息窗格包含有關電路板 的一般信息以及從ODB++設計數據派生的錯誤統計信息。 結果窗格將分析結果顯示為樹，并提供用于查看和導出結 果的控件。
控制PCB的DFM檢查確定了一系列可能在電路板生產 或組裝過程中產生問題的問題。首先，他們看到信號層3 上報告兩條軌道之間的長距離銅間距減小。提供了實際值 （3.416 x 61.245 mil）和誤差的x，y位置等詳細信息（圖 3頂部）。他們很高興能夠在按下信息按鈕時看到約束的描 述。根據約束容差范圍，嚴重性評估為“黃色=警告”。這 告訴他們，除非軌道之間的距離增加，否則PCB制造商可能會因電氣短路而出現嚴重的良率問題。DFM分析在外層檢 測到幾個不需要的存根（圖3底部）。
由于相鄰銅結構之間的距離大于設計規則檢查（DRC） 中設置的值，因此在電路板布局期間無法識別這些布線偽影。而且，由于SMD焊盤的間距僅為0.5mm，因此這些銅“鼻子”在組件組裝過程中會產生焊橋。結果，他們刪 除了所有報告的銅樁。
還報告了一些關于存根過孔的警告。核心層2和9層之 間的埋設過孔僅連接在一側。這些過孔是無用的，會導致明顯的信號衰減，并導致更高的鉆井成本。他們可以通過去除那些埋藏的過孔來提高我們設計的質量。
在第3層上報告了違反約束“相同凈間距”的情況（圖4）。同一網的銅結構之間的小空間會產生一個酸阱。酸阱有可能捕獲化學蝕刻劑，用于在制造過程中從電路板上剝離多余的銅。當蝕刻溶液在特定區域匯合時，存在跡線 腐蝕和產生錯誤連接或開路的風險。因此，他們更改了路 線，同時牢記長度匹配要求。
研究人員在該電路板上運行DFM分析的經驗，以及在 PCBflow中的許多其他實驗表明，他們可以在很短的時間內改進設計，而無需在布局階段與PCB制造商進行任何交互。
總之，我們已經看到，將DFM添加到您當前的DRC檢 查中是一個價值和質量主張。這個過程現在可供所有設計師使用，并且不應該因為對價格，時間或難度的常見誤解而放棄。
