全球電子設計創新領導廠商Cadence設計系統公司(納斯達克: CDNS)日前公布了對Cadencereg; Allegroreg; 以及OrCADreg;
系列產品的一次全方位的改良,目標是通過新特點和新功能來提高性能與效率.作為Cadence SPB 16.2產品發布的一部分,這種新技術有助于為PCB設計提供更短、更具可預測性的設計周期.對于使用高密度互連（HDI）的設計師來說,該技術實現了重大改進,它對于高端消費電子市場的客戶價值尤其明顯,同時也適合計算技術、網絡技術等領域,這些領域的用戶一直在尋找一種約束驅動的的HDI設計流程.
在Allegro PCB 中為HDI設計引入的新技術包含了新的目標、大量面向微過孔的全新規則以及改良的過孔轉換使用模型,并且對整個PCB設計流程進行了改動,實現全面的約束驅動HDI設計流程. 為了提高協同設計效率,設計分割也經過了改良,加入了新功能,可以將設計進行橫向分割,并添加了軟邊界,讓用戶更高效地并行工作,進一步縮短了設計周期.
NVIDIA設計需要一個能夠提供強大約束驅動的PCB設計流程的PCB設計解決方案,NVIDIA系統設計部高級經理Greg Bodi說,擁有約束驅動流程驅動的HDI功能對我們而言,是非常必要的,這樣才能滿足我們迅速上市的目標.通過Allegro PCB 16.2版本對HDI設計的大幅強化,我們預計,在設計中可以將PCB布局設計周期時間最多縮短了25%.
使用Allegro PCB SI,用戶可以迅速而精確地模擬和確認BER匹配性,使用全新的高級眼圖掩模功能、新的全波電磁場仿真器,客戶可以縮短他們的上市時間,并為存在高頻信號的設計降低開發成本,例如PCI Express 2.0、SATA II、SAS II等.此外,Allegro PCB SI還為可互操作性、多供應商的IBIS 5.0 AMI兼容型模型提供了仿真支持.
BGA引腳間距的不斷縮小,迫使很多市場領域的客戶在他們的設計中使用高密度互連,Cadence產品營銷部主管Steve Kamin說,Cadence在約束驅動的PCB設計流程方面已經有多年的豐富經驗,但客戶還需要HDI功能.通過SPB 16.2版本的重大改良,如今Cadence可以同時提供了兩種功能,我們的一些客戶已經看到了我們約束驅動的HDI設計流程的好處.這些改進,再加上其它的眾多優勢,使其成為對PCB設計師而言非常重要的版本.
通過這個新版本中引入的Group Editing 和Snap功能,用戶能夠快捷、準確地實現RF電路的復用、修改和定位.使用新增加的布局驅動RF PCB設計能力,用戶可以不再需要為添加到布局中的RF電路元件手動更新原理圖.結合經改良的雙向集成與Agilent的ADS環境,Allegro PCB RF讓用戶可以縮短創建混合信號數字-模擬-RF設計的時間.
SPB 16.0版本在改良Allegro和OrCAD PCB編輯器的易用性方面,進行了大量的投入.此次更新版本繼續強調改進Allegro系列所有產品的易用性,無論是前端的設計創建工具,還是后端的PCB布局工具.
OrCAD Capture提高了生產力和可用性,包含了一種更新的圖形用戶界面,改良了搜索功能,并且有設計內FPGAs的新功能.全新的FPGA設計內功能包括有創建分割符號、為領先的FPGA供應商工具導入和導出FPGA引腳分配、以及改進易用性讓FPGAs支持ECO工藝. 最后,工程師可以為設計中重要的高速網絡指定和嵌入物理與定距約束,提高一次性成功的可能性,同時避免了過去依靠口頭、電子郵件與電子數據表的易于出錯的交流方式.這樣可以幫助縮短設計周期,消除硬件設計師與PCB布局設計師之間不必要的迭代.
SPB 16.2版本將于2008年第四季度上市.客戶可以在9月9日~11日舉行的CDNLive!硅谷會議上看到Allegro PCB及IC封裝/SiP流程的樣本,或者在9月8日注冊為techtorial會員.同時,SPB16.2版本將在9月14日~19日于圣克拉拉舉行的PCB West展會上的EMA展臺進行展示.
關于Cadence Cadence公司成就全球電子設計技術創新,并在創建當今集成電路和電子產品中發揮核心作用.我們的客戶采用Cadence的軟件、硬件、設計方法和服務,來設計和驗證用于消費電子產品、網絡和通訊設備以及計算機系統中的尖端半導體器件、印刷電路板和電子系統.2007年,Cadence公司全球收入約16億美元,現擁有員工約5,100名,公司總部位于美國加州圣荷塞市,公司在世界各地均設有銷售辦事處、設計中心和研究設施,以服務于全球電子產業. 關于公司、產品及服務的更多信息,敬請瀏覽公司網站 www.cadence.com.
